FPGAによるCPUオフロードの概念図